PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-218944

(43) Date of publication of application: 10.08.1992

(51)Int.Cl.

H01L 21/82

GO6F 15/60 HO1L 27/04

(21)Application number: 03-092879

(71)Applicant: RICOH CO LTD

(22)Date of filing:

29.03.1991

(72)Inventor: AGARI HIDEKI

(30)Priority

Priority number: 02146871

Priority date: 04.06.1990


Priority country: JP

(54) LAYOUT METHOD AND APPARATUS OF INTEGRATED CIRCUIT MASK

(57) Abstract:

PURPOSE: To reduce a chip area by detecting a dimensional change through a substrate shape and by changing layout data so that the dimensional change is corrected.

CONSTITUTION: Layout data and process data are inputted by an information input means 1 composed of mouth, keyboard, etc. Then, the mask layout of each layer is generated by a mask layout means 2 composed of a layout editor on the basis of the layout data given from the information input means 1. Subsequently, a difference-in-level part detection means 3 detects a place having a difference in level exerting an influence upon dimensions out of points, where arbitrary layers cross each other, on the basis of the layout data. Further, a substrate shape detection means 4 computes the shape of the difference-in-level part detected by the detection means 3 to detect a substrate shape. After that, actual dimensions in the difference-in-level part are computed from dimensions in the layout based



on shape data of the difference-in-level part by the detection means 4 so that a design rule is changed in that part.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-218944

(43)公開日 平成4年(1992)8月10日


| (51) Int.Cl. ⁶ | 微別配号 庁内朝 | 理番号 FI | 技術表示箇所 |
|---------------------------|--------------------|----------|------------------------|
| H01L 21/82 | | | |
| G06F 15/60 | 370 K 7922- | -5L | |
| H01L 27/04 | A 7210- | -4M | |
| | 7638 - | -4M H01L | 21/82 C |
| | | 1 | 審査請求 未請求 請求項の数5(全 8 頁) |
| (21)出願番号 | 特顯平3-92879 | (71)出願人 | 000006747 |
| | | | 株式会社リコー |
| (22)出顧日 | 平成3年(1991)3月29日 | | 東京都大田区中馬込1丁目3番6号 |
| | | (72)発明者 | 上里 英樹 |
| (31) 優先権主張番号 | 特顯平2-146871 | | 東京都大田区中馬込1丁目3番6号 株式 |
| (32)優先日 | 平 2 (1990) 6 月 4 日 | | 会社リコー内 |
| (33)優先権主張国 | | (74)代理人 | 弁理士 鳥居 洋 |
| | | | |
| | | | |
| | | | |
| • | | | |
| | | | |
| | | | |
| | | | |

(54) 【発明の名称】 集積回路マスクのレイアウト方法および装置

(57)【要約】

【目的】 この発明の目的は、レイヤーの各領域で最適な寸法を選択してレイアウトを行ないチップ面積を小さくすることにある。

【構成】 入力された各レイヤーの図形に基いて、集積 回路マスクのレイアウトを作成する方法であって、マス クのレイアウトを作った後、レイアウトデータに基き任 意のレイヤーが交差する点の中から寸法に影響を与える 段差を有する個所を検出すると共に、この検出した段差 邸の形状を算出することにより下地形状を検出し、この 検出した下地形状に基いて、レイヤーのレイアウト寸法 を変更させる。



【特許請求の範囲】

【請求項1】 入力された各レイヤーの図形に基いて、 集積回路マスクのレイアウトを作成する方法であって、 マスクのレイアウトを作った後、レイアウトデータに基 き任意のレイヤーが交差する点の中から寸法に影響を与 える段差を有する個所を検出すると共に、この検出した 段差部の形状を算出することにより下地形状を検出し、 この検出した下地形状に基いて、レイヤーのレイアウト 寸法を変更させることを特徴とする集積回路マスクのレ イアウト方法。

【請求項2】 入力された各レイヤーの図形に基いて、 集積回路マスクのレイアウトを作成する装置であって、 レイアウトデータとプロセスデータとを入力する入力手 段と、この入力手段からのデータにより、マスクのレイ アウトを作成する手段と、レイアウトデータに基き任意 のレイヤーが交差する点の中から寸法に影響を与える段 差を有する個所を形成する検出する手段と、この検出手 段にて検出した段差部の形状を算出することにより下地 形状を検出する手段と、この検出した下地形状に基い 備えてなる集積回路マスクのレイアウト装置。

【蘭求項3】 入力された各レイヤーの図形に基いて、 集積回路マスクのレイアウトを作成する方法であって、 レイアウトデータとプロセスデータとを入力する第1ス テップと、レイアウトデータとプロセスデータとに基づ いて、デバイスの断面構造に関するデータを作成する第 2ステップと、デバイスの断面構造に関するデータとあ らかじめ設定されているパイアス条件とに基いて、デバ イスの電気的特性に関するデータを作成する第3ステッ プと、デバイスの電気的特性に関するデータから抽出さ 30 れるスパイスパラメータとレイアウトデータから抽出さ れるネットリストとに基いて、回路特性に関するデータ を作成する第3ステップと、当該回路特性が所望の特性 であるか否かを判別する第4ステップと、当該回路特性 が所望の特性でない場合には、レイアウトデータおよび プロセスデータのうちの一方または両方を変更する第5 ステップと、当該回路特性が所望の特性になるまで、上 配第2ステップから第5ステップの処理を繰り返して行 なう第6ステップとからなることを特徴とする集積回路 マスクのレイアウト方法。

【請求項4】 入力された各レイヤーの図形に基いて、 集積回路マスクのレイアウトを作成する装置であって、 レイアウトデータとプロセスデータとを入力する入力手 段と、レイアウトデータとプロセスデータとに基いて、 デバイスの断面構造に関するデータを作成する断面構造 データ作成手段と、デバイスの断面構造に関するデータ とあらかじめ設定されているパイアス条件とに基いて、 デバイスの電気的特性に関するデータを作成する電気的 特性データ作成手段と、デパイスの電気的特性に関する データから抽出されるスパイスパラメータとレイアウト 50 という図形の制限がある。このデザインルールはLSI

データから抽出されるネットリストとに基いて、回路特 性に関するデータを作成する回路特性データ作成手段 と、当該回路特性が所望の特性であるか否かを判別する 判別手段と、当該回路特性が所望の特性でない場合に は、レイアウトデータおよびプロセスデータのうちの一 方または両方を変更するデータ変更手段と、当該回路特 性が所望の特性になるまで、断面構造データ作成手段、 電気的特性データ作成手段、回路特性データ作成手段、 判別手段およびデータ変更手段による処理を繰り返し行 10 なう手段と、を備えてなる集積回路マスクのレイアウト 装置。

【請求項5】 入力された各レイヤーの図形に基いて、 集積回路マスクのレイアウトを作成する装置であって、 レイアウトデータ入力とプロセスデータ入力とこれらの データのうち変更可能なデータの指定入力と指定したデ ータについての変更優先順位入力とを行なうための入力 手段と、レイアウトデータとプロセスデータとに基い て、デバイスの断面構造に関するデータを作成する断面 構造データ作成手段と、デパイスの断面構造に関するデ て、レイヤーのレイアウト寸法を変更させる手段と、を 20 ータとあらかじめ設定されているパイアス条件とに基い て、デバイスの電気的特性に関するデータを作成する電 気的特性データ作成手段と、デバイスの電気的特性に関 するデータから抽出されるスパイスパラメータとレイア ウトデータから抽出されるネットリストとに基いて、回 路特性に関するデータを作成する回路特性データ作成手 段と、当該回路特性が所望の特性であるか否かを判別す る判別手段と、当該回路特性が所望の特性でない場合に は、上記指定入力されたデータを変更するデータ変更手 段と、当該回路特性が所望の特性になるまで、断面構造 データ作成手段、電気的特性データ作成手段、回路特性 データ作成手段、判別手段およびデータ変更手段による 処理を繰り返し行なう手段とを備え、データ変更手段が 変更優先順位の順に上記指定入力されたデータのうちの 一つのデータを変更することを特徴とする集積回路マス クのレイアウト装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路(以下、 LSIという。)のマスクパターンを作成するLSIマ 40 スクのレイアウト方法および装置に関する。

[0002]

【従来の技術】従来よりLSIのマスクパターンは、い わゆるレイアウトエディタを用いて作成されている。こ のレイアウトエディタは計算機上のソフトウェアとして 実現されている。レイアウトエディタはマウス、キーボ ード等の外部入力装置により、各レイヤーの図形を入力 していき、LSIの各レイヤーのマスクパターンを作成 していくものである。

【0003】ところで、各レイヤー毎にデザインルール

の製造プロセスに起因する制約により決定され、このデ ザインルールに基いて、各レイヤーのマスクパターンが 自動的に作成されている。

[0004]

[発明が解消しようとする課題] 上述したようにLSI のレイアウトにおいては、デザインルールというLSI の製造プロセスに起因する制約があり、このデザインル ールに基いてレイアウトを行っている。

【0005】上述したデザインルールは、各レイヤーに おいて、最も条件の厳しい部分で最小寸法が決められて 10 を備えてなることを特徴とする。 いる。例えば、メタルレイヤーにおいては、ポリシリコ ンレイヤーやフィールド酸化膜との交差点で段差による 断線が生じる可能性があるので、平坦部で必要な線幅の 寸法よりも太い寸法をデザインルールとして設定する必 要がある。そのため、本来線幅が細くても十分な領域に おいても、太い寸法でレイアウト設計しているので、チ ップ面積がその分大きくなるという問題があった。

【0006】ところで、レイアウト作成後において、そ の回路特性が好適か否かは、作成されたレイアウトのパ 判断されている。そして、回路特性が好適なものではな かったときに、レイアウトデータ、プロセスデータ等の 入力データを変更して、再度レイアウトを作成しなおし ている.

【0007】このような方法では、作成されたレイアウ トのパターンの試作、評価に時間がかかるため、効率が 悪いという問題がある。

【0008】この発明による第1の集積回路マスクのレ イアウト方法およびこの発明による集積回路マスクのレ イアウト装置の目的は、レイヤーの各領域で最適な寸法 30 を選択してレイアウトを行ないチップ面積を小さくする

【0009】この発明による第2の集積回路マスクのレ イアウト方法およびこの発明による集積回路マスクのレ イアウト装置の目的は、作成されたレイアウトのパター ンの試作、評価を高速にでき、所望の回路特性を有する レイアウトを効率よく作成することにある。

[0 0 1 0]

【課題を解消するための手段】この発明による第1の集 ーの図形に基いて、集積回路マスクのレイアウトを作成 するシステムであって、マスクのレイアウトを作った 後、レイアウトデータに基き任意のレイヤーが交差する 点の中から、寸法に影響を与える段差を有する個所を検 出すると共に、この検出した段差部の形状を算出するこ とにより、下地形状を検出し、この検出した下地形状に 基いて、レイヤーのレイアウト寸法を変更させることを 特徴とする。

[0011] この発明による第1の集積回路マスクのレ イアウト装置は、入力された各レイヤーの図形に基い 50 なう手段と、を備えてなることを特徴とする。

て、集積回路マスクのレイアウトを作成する装置であっ て、レイアウトデータとプロセスデータとを入力する入 カ手段と、この入力手段からのデータにより、マスクの レイアウトを作成する手段と、レイアウトデータに基き 任意のレイヤーが交差する点の中から寸法に影響を与え る段差を有する個所を形成する検出する手段と、この検 出手段にて検出した段差部の形状を算出することにより 下地形状を検出する手段と、この検出した下地形状に基 いて、レイヤーのレイアウト寸法を変更させる手段と、

【0012】この発明による第2の集積回路マスクのレ イアウト方法は、入力された各レイヤーの図形に基い て、集積回路マスクのレイアウトを作成する方法であっ て、レイアウトデータとプロセスデータとを入力する第 1ステップと、レイアウトデータとプロセスデータとに 基いて、デバイスの断面構造に関するデータを作成する 第2ステップと、デバイスの断面構造に関するデータと あらかじめ設定されているパイアス条件とに基いて、デ パイスの電気的特性に関するデータを作成する第3ステ ターンを試作、評価し、回路特性を測定することにより 20 ップと、デバイスの電気的特性に関するデータから抽出 されるスパイスパラメータとレイアウトデータから抽出 されるネットリストとに基いて、回路特性に関するデー タを作成する第3ステップと、当該回路特性が所望の特 性であるか否かを判別する第4ステップと、当該回路特 性が所望の特性でない場合には、レイアウトデータおよ びプロセスデータのうちの一方または両方を変更する第 5ステップと、当該回路特性が所望の特性になるまで、 上記第2ステップから第5ステップの処理を繰り返して 行なう第6ステップとからなることを特徴とする。

【0013】この発明による第2の集積回路マスクのレ イアウト装置は、入力された各レイヤーの図形に基い て、集積回路マスクのレイアウトを作成する装置であっ て、レイアウトデータとプロセスデータとを入力する入 カ手段と、レイアウトデータとプロセスデータとに基い て、デバイスの断面構造に関するデータを作成する断面 構造データ作成手段と、デパイスの断面構造に関するデ ータとあらかじめ設定されているパイアス条件とに基い て、デバイスの電気的特性に関するデータを作成する電 気的特性データ作成手段と、デバイスの電気的特性に関 **積回路マスクのレイアウト方法は、入力された各レイヤ 40 するデータから抽出されるスパイスパラメータとレイア** ウトデータから抽出されるネットリストとに基いて、回 路特性に関するデータを作成する回路特性データ作成手 段と、当該回路特性が所望の特性であるか否かを判別す る判別手段と、当該回路特性が所望の特性でない場合に は、レイアウトデータおよびプロセスデータのうちの一 方または両方を変更するデータ変更手段と、当該回路特 性が所望の特性になるまで、断面構造データ作成手段、 質気的特性データ作成手段、回路特性データ作成手段、 判別手段およびデータ変更手段による処理を繰り返し行

【0014】又、この発明による集積回路マスクのレイ アウト装置は、入力された各レイヤーの図形に基いて、 集積回路マスクのレイアウトを作成する装置であって、 レイアウトデータ入力とプロセスデータ入力とこれらの データのうち変更可能なデータの指定入力と指定したデ ータについての変更優先順位入力とを行なうための入力 手段と、レイアウトデータとプロセスデータとに基い て、デパイスの断面構造に関するデータを作成する断面 構造データ作成手段と、デパイスの断面構造に関するデ ータとあらかじめ設定されているバイアス条件とに基い 10 するデータが作成される。 て、デバイスの電気的特性に関するデータを作成する電 気的特性データ作成手段と、デバイスの電気的特性に関 するデータから抽出されるスパイスパラメータとレイア ウトデータから抽出されるネットリストとに基いて、回 路特性に関するデータを作成する回路特性データ作成手 段と、当該回路特性が所望の特性であるか否かを判別す る判別手段と、当該回路特性が所望の特性でない場合に は、上記指定入力されたデータを変更するデータ変更手 段と、当該回路特性が所望の特性になるまで、断面構造 データ作成手段、判別手段およびデータ変更手段による 処理を繰り返し行なう手段とを備え、データ変更手段が 変更優先順位の順に上記指定入力されたデータのうちの 一つのデータを変更することを特徴とする。

[0015]

【作用】この発明による第1の集積回路マスクのレイア ウト方法及び装置では、下地形状による寸法変化を検出 し、その寸法変化を補正する様にレイアウトデータが変 更される。従って、デザインルールはその領域毎に最小 のルールでレイアウトが可能になり、チップ面積を小さ 30 のデータを変更することにより行なわれる。 くすることができる。

【0016】この発明による第2の集積回路マスクのレ イアウト方法では、まず、レイアウトデータとプロセス データとを入力する(第1ステップ)。次に、レイアウ トデータとプロセスデータとに基いて、デバイスの断面 構造に関するデータを作成する(第2ステップ)。次 に、デバイスの断面構造に関するデータとあらかじめ設 定されているパイアス条件とに基いて、デパイスの電気 的特性に関するデータを作成する (第3ステップ)。次 に、デバイスの電気的特性に関するデータから抽出され 40 るスパイスパラメータとレイアウトデータから抽出され るネットリストとに基いて、回路特性に関するデータを 作成する(第4ステップ)。

【0017】次に、当該回路特性が所望の特性であるか 否かを判別し、当該回路特性が所望の特性でない場合に は、レイアウトデータおよびプロセスデータのうちの一 方または両方を変更する(第5ステップ)。

【0018】そして、当該回路特性が所望の特性になる まで、上記第2ステップから第5ステップの処理を繰り 返して行なう(第6ステップ)。

【0019】この発明による第2の集積回路マスクのレ イアウト装置は、上配方法を実現する。

【0020】更に、この発明による集積回路マスクのレ イアウト装置では、レイアウトデータ入力とプロセスデ ータ入力とこれらのデータのうち変更可能なデータの指 定入力と指定したデータについての変更優先順位入力と が入力手段によって行なわれる。

【0021】断面構造データ作成手段によって、データ とプロセスデータとに基いて、デバイスの断面構造に関

[0022] 電気的特性データ作成手段によって、デバ イスの断面構造に関するデータとあらかじめ設定されて いるパイアス条件とに基いて、デバイスの電気的特性に 関するデータが作成される。

【0023】回路特性データ作成手段によって、デバイ スの電気的特性に関するデータから抽出されるスパイス パラメータとレイアウトデータから抽出されるネットリ ストとに基いて、回路特性に関するデータが作成され る.

データ作成手段、電気的特性データ作成手段、回路特性 20 【0024】判別手段によって、当該回路特性が所望の 特性であるか否かが判別される。当該回路特性が所望の 特性でない場合には、データ変更手段によって、上記指 定入力されたデータが変更される。そして、当該回路特 性が所望の特性になるまで、断面構造データ作成手段、 電気的特性データ作成手段、回路特性データ作成手段、 判別手段およびデータ変更手段による処理が繰り返し行 なわれる。

> 【0025】データ変更手段によるデータ変更は、変更 優先順位の順に上記指定入力されたデータのうちの一つ

[0026]

【実施例】以下、この発明の実施例を図面を参照して説 明する。

【0027】図1~図6は、この発明の第1実施例を示 している.

[0028] 図1は、第1実施例のシステムの構成を示 すブロック図であり、1はマウス、キーポード等からな るの情報入力手段であり、各レイヤーの索子、構成、デ ザインルールなどのレイアウトデータを入力する。

【0029】2はレイアウトエディタよりなるマスクレ イアウト手段であり、情報入力手段1より与えられたレ イアウトデータに基づき各レイヤーのマスクレイアウト を作成する。このマスクレイアウトを作成する際に、与 えられたデザインルールとして本実施例においては平坦 部で必要とされる寸法が設定されている。例えば、メタ ルレイヤーでは、平坦部において必要とする最小の線幅 に設定されている。

【0030】このマスクレイアウト手段1により作成さ れたマスクレイアウトデータは、一旦ハードディスクな 50 どからなるデータ記憶手段7に格納される。

【0031】3は段差部検出手段であり、マスクレイア ウト手段2より与えられるレイアウトデータにより、レ イヤーの交差点、すなわち、段差部を検出する。 4 は段 差部検出手段3より検出した段差部の下地形状を検出す る形状シミュレータなどで構成された下地形状検出手段 であり、下地形状は与えられた段差部のレイアウトデー 夕によりシミュレーションを行うことにより、段差部の 形状を導出することができる。この下地形状検出手段4 はLSI製造プロセスのうち写真製版、デポジション、 エッチング等の形状変化に関するプロセスをシミュレー ションするもので、このシミュレーションの下地形状の データをデータベースに蓄えている。

【0032】5は下地形状による寸法変化を検出する手 段であり、下地形状検出手段4による段差部の形状デー タに基いて、レイアウト上の寸法から段差部における実 **際の寸法を算出し、この部分のデザインルールを変更** し、この変更したデータを情報出力手段6に与える。

【0033】この算出方法としては形状シミュレータを 用いるかあるいは下地形状のよる寸法の変化の実測デー タを蓄積し、経験則により算出するように構成してもよ 20 い。上述した変更データは情報出力手段6からデータ記 億手段7へ供給され、データ配億手段7に配憶されてい ' るレイアウトの該当部分が書き替えられる。

【0034】上述した各動作はCPUからなる制御手段 8の制御の下で行われる。

【0035】続いて、本発明の動作を図2~図5に従い 更に説明する。図2は本発明の動作手順を示すフローチ ャート、図3は本実施例のデータの流れを示す模式図、 図4は段差部の1例を示す平面図、図5は図4のA-A'線断面図、図6は段差部の要部平面図である。

【0036】本実施例においては、図4に示すように、 ポリシリコンレイヤー17の上を第1のメタルレイヤー 18が交差している場合を例にとり説明する。

【0037】このように2つのレイヤーが交差する場合 の形状を図5に示す。図5に示すように、基板15の上 にポリシリコンレイヤー17が配設され、そしてこの上 に層間絶縁膜としてのPSG膜21を介して第1のメタ ルレイヤー18が設けられる。この図中19で示す領域 が段差による影響をメタルレイヤー18に与える。そこ で、この部分でのメタル配線の段線を防止するために線 40 そのシュミレーションデータの下地断面形状を記憶して 幅を大きくする必要がある。

【0038】更に、このメタルレイヤー18の上に層間 絶縁膜23を介して第2のメタルレイヤーを設けこの第 2のメタルレイヤーと第1のメタルレイヤー18とをス ルーホールを介して接続するために、層間絶縁膜23に スルーホールを形成する。このスルーホールを形成する ためにレジスト22を層間絶縁膜23の上に設け、この レジスト22を写真製版工程によりパターニングを行

[0039] この写真製版工程においても、段差部によ 50 データがレイアウトデータ変換装置21に与える。

る影響がある。すなわち図中20で示す領域において は、レジスト22の写真製版において、段差による光の 反射により図6に示すようにレジスタ22に形成される マスクパターンのスルーホール24が図中aで示す分だ け大きくなる。但し、レジスト22がポジ型レジストを 用いた場合である。そこでこの部分については、段差に よる影響を考慮してスルーホール24のレイアウトを行 えばよい。すなわち、光の反射により大きくなる分を考 慮し、その部分だけ、スルーホール24のレイアウトを 10 小さくすれば光の反射により拡大し、レジスタ22に形 成されるスルーホール24のパターンは実際に要求され る大きさのもの得られる。

【0040】従って、図中20で示す領域のスルーホー ルに対しては、最初のレイアウトデータで形成すれば" a"だけ大きくなっているので、最初のレイアウトデー タを"a"だけ小さくするように補正すれば良い。しか し、マスクを"a"だけ小さくすると、実際はマスク が"a"だけ小さくなり、写真製版時の光量が減り期待 する"a"の幅だけ寸法が大きくならない。そのため、 レイアウトデータを"a"小さくする時、更に、補正値 をかける必要がある。

【0041】図3は、本実施例の各データの流れを示す 模式図であり、この図において、20はマスクレイアウ ト手段としてのレイアウトエディタ、21は、下地形状 による寸法変化を行なうレイアウトデータ変換装置、2 2は形状シュミレータである。これらレイアウトエディ タ20、レイアウトデータ変換装置21、形状シュミレ -タ22は、コンピュータのソフトウエアで構成され

30 【0042】23ないし26は各データが配憶されるハ ードディスクなどからなる記憶手段であり、レイアウト エディタ20により作成されたレイアウトデータはま ず、段差部レイアウトデータ配億手段23に配憶され る。この段差部レイアウトデータ記憶手段23から、レ イアウトデータが形状シュミレータ22並びにレイアウ トデータ変換装置21に与えられる。

【0043】形状シュミレータ22は与えられたレイア ウトデータに基き、エッチング、デポジションなどの各 設定条件等により下地断面形状をシュミレーションし、 いる下地断面形状配憶手段24に与える。

【0044】下地断面形状配憶手段24には、シュミレ ーションデータに基く各下地断面形状が配憶されてお り、この断面形状データが形状シュミレータ22に与え られる。形状シュミレータ22は与えられた断面形状デ ータに基いて、リソグラフィのシュミレーションを行 い、その段差により影響があるデータをレジスト寸法を 記憶しているレジスト寸法記憶手段25に与える。

【0045】レジスト寸法記憶手段25からのレジスト

[0046] レイアウトデータ変換装置21は段差部レ イアウトデータ配億手段23およびレジスト寸法配億手 段25からのデータに基きレイアウト寸法を変更し、そ の変更したデータを新しいレイアウトデータとしてレイ アウトデータ記憶手段26に与える。

【0047】次に、本実施例の動作を図2のフローチャ ートに従い更に説明する。まず、デザインルール等のレ イアウトデータに基いて、レイアウトエディタ20によ り各レイヤーのレイアウトを作成する(ステップS 1).

【0048】続いて、このレイアウトエディタ20から のレイアウトデータに基いて、レイアウトデータの交差 点、すなわち段差部を段差部検出手段3にて検出する (ステップS2)。

【0049】その後、下地形状をデータベース14に格 納されている下地形状データに基いて、下地形状を検出 する (ステップS3)。

【0050】然る後、下地形状に基いて、データペース 15に格納されている各レイヤーの寸法を変化させる必 (ステップS4)、レイアウトデータを変更して(ステ ップS5)、動作を終了する。

【0051】尚、上述した実施例においては、段差部に よって、レイアウトの寸法を変更する場合について説明 したが、更に、回路動作上大きな電流が流れる部分に は、その電流による影響を考慮して、配線等の幅を変更 するように構成しても良い。

【0052】図7および図8は、この発明の第2実施例 を示している。

【0053】図7は、第2実施例のシステムの構成を示 30 すプロック図であり、31はマウス、キーボード等から なるの情報入力手段であり、レイアウトデータおよびプ ロセスデータが入力される。レイアウトデータとして は、各レイヤーの素子、構成、デザインルール等があ る。プロセスデータとしては、不純物エネルギー、ドー ズ量、拡散時間等のプロセスパラメータ、プロセスフロ 一等がある。

【0054】32はレイアウトエディタであり、情報入 カ手段31より与えられたレイアウトデータに基づき各 レイヤーのマスクレイアウトを作成する。このレイアウ 40 トエディタ32により作成されたマスクレイアウトデー 夕は、一旦ハードディスクなどからなるデータ配憶手段 37に格納される。

【0055】33はプロセスシュミレータであり、レイ アウトエディタ32より与えられるマスクレイアウトデ ータと情報入力手段31より与えられたプロセスデータ とに基いて、酸化膜厚、不純物拡散深さ等のデバイス断 面構造に関するデータを作成する。

【0056】34はデバイスシュミレータであり、プロ セスシュミレータ33により与えられるデバイス断面構 50 なってもよいし、自動的に行なってもよい。

10 造のデータと、パイアス条件とに基いて、デパイスの電 気的特性に関するデータを作成する。

【0057】35は回路シュミレータであり、デバイス シュミレータ34により与えられるデバイスの電気的特 性データから抽出されるスパイスパラメータと、マスク レイアウトデータから抽出されるネットリストとに基い て、遅延時間、出力波形等の回路特性に関するデータを 作成する。

【0058】36は、表示装置であり、レイアウト画 10 面、各シュミレータの結果を表示する。

【0059】上述した各動作はCPUからなる制御手段 38の制御の下で行われる。

【0060】次に、本実施例の動作を図8のフローチャ ートに従い更に説明する。

【0061】まず、ユーザによって、レイアウトデータ と、プロセスデータとが情報入力手段31から入力され る (ステップS11)。

【0062】次に、プロセスシュミレータ33によっ て、レイアウトデータとプロセスデータとに基づいて、 要を有するデータに基いて、レイアウトの寸法を変化し 20 各デパイスの断面構造に関するデータが作成される(ス テップS12)。この際、レイアウトの全部分について シユミレーションを行なう必要はなく、トランジスタ 部、フィールド酸化部といった部分をシュミレーション し、全体に展開する。

> 【0063】次に、デパイスシュミレータ34によっ て、プロセスシュミレータ33により得られた各デパイ スの断面構造に関するデータと、あらかじめ設定されて いるパイアス条件とに基づいて、各デバイスの電気的特 性に関するデータが作成される(ステップS13)。

【0064】次に、回路シュミレータ35によって、デ パイスシュミレータ34により得られた各デパイスの電 気的特性に関するデータから抽出されるスパイスパラメ ータと、レイアウトデータから抽出されるネットリスト とに基づいて、遅延時間、出力波形等の回路特性に関す るデータが作成される(ステップS14)。

【0065】次に、回路シュミレータ35によって得ら れた回路特性が、所望の特性であるか否かが判別され (ステップS15)、所望の特性であれば、この処理は 終了する。

【0066】回路シュミレータ35によって得られた回 路特性が、所望の特性でない場合には、レイアウトデー タおよびプロセスデータのうちの一方または両方を変更 し(ステップS16)、ステップS12に戻り、ステッ プS12~S15の処理が行なわれる。そして、回路シ ュミレータ35によって得られた回路特性が所望の特性 となるまで、ステップS12~S15の処理が繰り返し 行なわれる。

【0067】上記ステップS16におけるレイアウトデ ータおよびプロセスデータの変更は、ユーザが手動で行 11

【0068】 レイアウトデータおよびプロセスデータの 変更を、自動的に行なうには、上記ステップS 1 1 のレ イアウトデータおよびプロセスデータの入力時に、変更 可能なパラメータを指定入力するとともに指定したパラ メータの変更優先順位を入力するようにし、上記ステッ プS16の処理が行なわれる際に、優先順位順に1つの パラメータを自動的に変更するようにすればよい。

[0069]

【発明の効果】この発明による第1の集積回路マスクの レイアウト方法およびこの発明による集積回路マスクの 10 ロック図である。 レイアウト装置によれば、下地形状による寸法変化を検 出し、その寸法変化を補正する様にレイアウトデータを 変更することにより、デザインルールはその領域に最小 のルールでレイアウトを行なうことができる。従って、 チップ面積の小さなレイアウトを行なうことができる。

【0070】この発明による第2の集積回路マスクのレ イアウト方法およびこの発明による集積回路マスクのレ イアウト装置によれば、作成されたレイアウトのパター ンの試作、評価を高速にでき、所望の回路特性を有する レイアウトを効率よく作成できる。

【図面の簡単な説明】

【図1】この発明の第1実施例のシステム構成を示すプ ロック図である。

【図2】この発明の第1実施例の動作を説明するフロー

[図1]

チャートである。

【図3】この発明の第1実施例のシステムのデータの流 れを示す模式図である。

12

【図4】 LSIのレイアウト形状を示す平面図である。

【図5】LSIのレイアウト形状を示す図4のA-A' 線断面図である。

【図6】LSIのレイアウト形状を示す要部拡大平面図 である。

【図7】この発明の第2実施例のシステム構成を示すプ


【図8】この発明の第2実施例の動作を説明するフロー チャートである。

【符号の説明】


- 2 マスクレイアウト手段
- 3 段差部検出手段
- 下地検出手段
- 寸法変化検出手段
- 8 制御手段
- 31 情報入力手段
- 32 レイアウトエディタ
- 33 プロセスシュミレータ
- 34 デバイスシュミレータ
- 35 回路シュミレータ
- 38 制御手段

【図2】


【図6】



20



[図5]



[図7]

[図8]

